

গণপ্রজাতন্ত্রী বাংলাদেশ সরকার  
জাতীয় রাজস্ব বোর্ড  
ঢাকা।

[ মূল্য সংযোজন কর ও সম্পূরক শুল্ক ]  
প্রজ্ঞাপন

তারিখ: ২৪ জ্যৈষ্ঠ, ১৪৩৩ বঙ্গাব্দ / ০৭ জুন, ২০২৬ খ্রিষ্টাব্দ।

এস.আর.ও. নং-১৩২-আইন/২০২৬/৩৩৭-মুসক।- জাতীয় রাজস্ব বোর্ড, মূল্য সংযোজন কর ও সম্পূরক শুল্ক আইন, ২০১২ (২০১২ সনের ৪৭ নং আইন) এর ধারা ৩২ক-তে প্রদত্ত ক্ষমতাবলে, ১৩ জুন, ২০১৯ খ্রিষ্টাব্দে জারীকৃত প্রজ্ঞাপন এস.আর.ও. নং-১৮৬-আইন/২০১৯/৪৩-মুসক এর নিম্নরূপ অধিকতর সংশোধন করিল, যথা:-

(১) উপরিউক্ত প্রজ্ঞাপনের টেবিলের কলাম (১) এ উল্লিখিত-

(ক) শিরনামা সংখ্যা S০৬০ ও সেবার কোড S০৬০.০০ এবং উহাদের বিপরীতে কলাম (৩) এ উল্লিখিত “স্বাবর বা” শব্দগুলি বিলুপ্ত হইবে; এবং

(খ) শিরনামা সংখ্যা S০৭৭ ও সেবার কোড S০৭৭.০০ এবং উহাদের বিপরীতে কলাম (৩) এ উল্লিখিত এন্ড্রিসমূহের পরিবর্তে নিম্নরূপ এন্ড্রিসমূহ প্রতিস্থাপিত হইবে, যথা:-

**“ট্যুর অপারেটর:**

ব্যাখ্যা।- “ট্যুর অপারেটর” অর্থ এমন কোনো ব্যক্তি, প্রতিষ্ঠান বা সংস্থা যিনি বা যাহারা, বাণিজ্যিক ভিত্তিতে অপর কোনো ব্যক্তি বা প্রতিষ্ঠানের দেশে বা বিদেশে যে কোনো ধরনের ভ্রমণ আয়োজনে কমিশনের বিনিময়ে সহায়তা প্রদান করিয়া থাকেন।”;

(২) উপরিউক্ত প্রজ্ঞাপনের টেবিলের কলাম (১) এ উল্লিখিত শিরনামা সংখ্যা S০৮২ এবং উহাদের বিপরীতে কলাম (২) ও (৩) এ উল্লিখিত সেবার কোড ও এন্ড্রিসমূহের পর নিম্নরূপ শিরনামা সংখ্যা, সেবার কোড ও এন্ড্রিসমূহ সন্নিবেশিত হইবে, যথা:-

“S০৮৩ S০৮৩.০০ সেমিকন্ডাক্টর এসেম্বলি, টেস্টিং ও প্যাকেজিং সেবা (Semiconductor Assembly, Testing and Packaging Services):

ব্যাখ্যা।- সেমিকন্ডাক্টর এসেম্বলি, টেস্টিং ও প্যাকেজিং সেবা (Semiconductor Assembly, Testing and Packaging Services)” অর্থ সেমিকন্ডাক্টর শিল্পের সম্পূর্ণ ভ্যালু চেইন এ

সম্পাদিত নিম্নলিখিত প্রকৌশল ও প্রযুক্তি পরিষেবাসমূহ, যথা:- IC/Chip Design Services, RTL (Register-Transfer Level) Design, Analog & Mixed-Signal Design, Physical Design/Layout, Place & Route (PNR), Design for Test (DFT), FPGA (Field-Programmable Gate Array) Design & Prototyping, Semiconductor Verification & Validation, Functional Simulation, UVM (Universal Verification Methodology) Environment Development, Formal Verification, Protocol Verification, Post-Silicon Validation, Semiconductor Testing Services, ATE (Automated Test Equipment) Programming. Yield & Test Data Analysis, Reliability & Burn-in Test Engineering. Semiconductor IP Development & Licensing. Digital IP Core, Analog Circuit IP, Physical Layout IP, Verification IP (VIP), DFT IP, IP Licensing & Royalty, EDA (Electronic Design Automation) Tool Development & Licensing. AI/LLM Model Licensing for Semiconductor Applications, Semiconductor Packaging Engineering. Wire Bond. Flip Chip, BGA (Ball Grid Array), QFN (Quad Flat No-leads), TSV (Through-Silicon Via), Wafer Level Packaging (WLP), Fan-Out WLP, Chiplet Integration, Substrate & PCB Interface Design. Thermal & Mechanical Analysis, EMI/EMC Package Design, Reliability Test Planning (JEDEC), OSAT (Outsourced Semiconductor Assembly and Testing) Coordination & DFM (Design for Manufacturing) Support.”<sup>১</sup>

২। এই প্রজ্ঞাপন অবিলম্বে কার্যকর হইবে।

জাতীয় রাজস্ব বোর্ডের আদেশক্রমে,

স্বাক্ষরিত/-

( মোহাঃ মশিউর রহমান )

প্রথম সচিব (মূসক নীতি)